

TYPE SN74HC00A QUADRUPL 2-INPUT POSITIVE-NAND GATES

JUNE 1989-REVISED JULY 1998

SN74HC00Aは、1チップに2入力正論理
NANDゲートを4回路内蔵した製品です。

$$Y = \overline{A \cdot B} \text{ 又は } Y = \overline{A} + \overline{B}$$


■特徴

- TTLのSN74LS00と同一ピン配置
- 動作電源電圧範囲 2V~6V
- 入力端子に保護ダイオード内蔵

真理値表

入 力		出 力
A	B	Y
H	H	L
L	X	H
X	L	H

PIN ASSIGNMENT




LOGIC DIAGRAM

(1/4 CIRCUIT)



LOGIC SYMBOL



This symbol is in accordance with ANSI/IEEE
Std 91-1984 and IEC Publicatin 617-12.



巻末に、製品を発注する場合に事前に確認していただきたい事項、および製品の標準保証条件、ならびに人身、環境等への深刻な影響を及ぼす危険性を包含する用途への製品の使用に関するご注意がっておりますので、必ずお読み下さい。

TYPE SN74HC00A

QUADRUPLE 2-INPUT POSITIVE-NAND GATES

JUNE 1989-REVISED JULY 1998

■絶対最大定格

項 目	記号		単位
電源電圧	V_{CC}	-0.5 ~ +7.0	V
入力ダイオード・ピーク電流	I_{IK}	±20	mA
出力ダイオード・ピーク電流	I_{OK}	±20	mA
出力電流	I_O	±25	mA
V_{CC} 及び GND電流		±50	mA
端子印加温度: Nパッケージ (10秒)		260	°C
保存温度	T_{STG}	-65 ~ +150	°C

■推奨動作範囲

項 目	記 号	電源電圧 (V)	$T_A = -40 \sim +85^\circ\text{C}$ MIN TYP MAX	単位
供給電源電圧	V_{CC}		2.0 5.0 6.0	V
“H” レベル入力電圧	V_{IH}	2.0 4.5 6.0	1.50 3.15 4.20	V
“L” レベル入力電圧	V_{IL}	2.0 4.5 6.0	0 0 0 0.5 1.35 1.8	V
入力電圧	V_i		0 V_{CC}	V
出力電圧	V_o		0 V_{CC}	V
“H” レベル出力電流	I_{OH}	4.5 6.0	-4.0 -5.2	mA
“L” レベル出力電流	I_{OL}	4.5 6.0	4.0 5.2	mA
入力立ち上り ／立ち下り時間	t_t	2.0 4.5 6.0	0 0 0 1000 500 400	nS
動作温度範囲	T_A		-40 85	°C

TYPE SN74HC00A

QUADRUPLE 2-INPUT POSITIVE-NAND GATES

JUNE 1989-REVISED JULY 1998

■電気的特性

項 目	測 定 条 件	電源電圧 (V)	T _A = 25℃			T _A = -40~+85℃		単位
			MIN	TYP	MAX	MIN	MAX	
V _{OH} 出力電圧 ハイ・レベル	I _O = -20 μA *	2.0 4.5 6.0	1.90 4.40 5.90			1.90 4.40 5.90		V
	I _O = -4mA * I _O = -5.2mA *	4.5 6.0	3.98 5.48			3.84 5.34		
V _{OL} 出力電圧 ロー・レベル	I _O = 20 μA *	2.0 4.5 6.0			0.10 0.10 0.10		0.10 0.10 0.10	V
	I _O = 4mA * I _O = 5.2mA *	4.5 6.0			0.26 0.26		0.33 0.33	
I _I 入力電流	V _I = V _{CC} 又はGND	6.0		±0.1	±100		±1000	n A
I _{CC} 静止電源電流	V _I = V _{CC} 又はGND, I _O = 0	6.0			2.0		20	μ A


* : V_I = V_{IH}又はV_{IL}

■スイッチング特性 (C_L = 50 pF)

項 目	測 定 条 件			T _A = 25℃			T _A = -40~+85℃		単位
	FROM	TO	V _{cc} (V)	MIN	TYP	MAX	MIN	MAX	
t _{PLH} 伝搬遅延時間	A, B	Y	2.0 4.5 6.0	29 10 8	75 15 13		95 19 16	n S	
t _{PHL} 伝搬遅延時間			2.0 4.5 6.0	29 10 8	75 15 13		95 19 16		
t _r 立ち上がり時間		Y	2.0 4.5 6.0	21 7 6	75 15 13		95 19 16	n S	
t _f 立ち下り時間			2.0 4.5 6.0	21 7 6	75 15 13		95 19 16		
C _i 入力容量				3	10		10	p F	
C _{PD} 消費電力容量／ゲート：無負荷時				20	—		—	p F	

注) 測定回路及び条件は別紙を参照して下さい。


■ トーテム・ボール出力



測定項目		$C_L \uparrow$
T_{PLH} , T_{PHL}	標準出力・タイプ	50pF
t_r , t_f	バッファ出力・タイプ	50pF, 150pF

(注) $\uparrow$: C_L は、プローブ容量及び測定治具の浮遊容量を含みます。


■ オープン・ドレイン出力



測定項目	R_L	$C_L \uparrow$
T_{PLH} , T_{PHL} , t_r , t_f	1k Ω	50pF

(注) $\uparrow$: C_L は、プローブ容量及び測定治具の浮遊容量を含みます。

■ 3-ステート出力




測定項目	R_L	$C_L \uparrow$	S1	S2
T_{PZH}	1k Ω	50pF	開	閉
T_{PZL}		150pF	閉	開
T_{PHZ}	1k Ω	50pF	開	閉
T_{PLZ}			閉	開
T_{PLH} , T_{PHL} , t_r , t_f		50pF	開	開
		150pF		

(注) $\uparrow$: C_L は、プローブ容量及び測定治具の浮遊容量を含みます。


HIGH-SPEED CMOS LOGIC AC特性の測定回路 及び条件

HC タイプ


■ セットアップ (t_{su}) 及びホールド (t_h) 時間の電圧波形




■ パルス幅 (t_w) の電圧波形



■ 伝搬遅延時間 (t_{PLH}/t_{PHL}) の電圧波形



■ イネーブル (t_{PZL}/t_{PZH}) 及びディセーブル (t_{PLZ}/t_{PHZ}) 時間の電圧波形 (3-ステート出力)




- (注) *1: 波形1は、出力コントロールによって、出力がディセーブルされた場合を除いて「L」のような内部条件による出力。
 *2: 波形2は、出力コントロールによって、出力がディセーブルされた場合を除いて「H」のような内部条件による出力。

(注) AC特性を測定する場合、入力波形の基本的な条件は、立ち上がり時間及び立ち下り時間 (t_r) = 6ns、繰り返し周波数 (PRF) = 1MHz、デューティ・サイクル 50%、パルス・レートの出力インピーダンス (Z_{out}) = 50Ωです。


HIGH-SPEED CMOS LOGIC AC 特性の測定回路及び条件

HCT タイプ


■ セットアップ (t_{su}) 及びホールド (t_h) 時間の電圧波形




■ パルス幅 (t_w) の電圧波形



■ 伝搬遅延時間 (t_{PLH}/t_{PHL}) の電圧波形



■ イネーブル (t_{PZL}/t_{PZH}) 及びディセーブル (t_{PLZ}/t_{PHZ}) 時間の電圧波形 (3-ステート出力)



(注) *1: 波形1は、出力コントロールによって、出力がディセーブルされた場合を除いて「L」のような内部条件による出力。
*2: 波形2は、出力コントロールによって、出力がディセーブルされた場合を除いて「H」のような内部条件による出力。

(注) AC 特性を測定する場合、入力波形の基本的な条件は、立ち上がり時間及び立ち下り時間 (t_f) = 6ns、繰り返し周波数 (PRR) $\leq$ 1MHz、デューティ・サイクル 50%、パルスジェネレータの出力インピーダンス (Z_{out}) = 50Ω です。

ご 注 意

日本テキサス・インスツルメンツ株式会社（以下Tといいます）は、通知をすることなくその製品を変更し、もしくは半導体集積回路製品またはサービスの製造または提供を中止することがありますので、お客様は、発注される前に、これから参照しようとする資料が最新のものであることを確実にするため、最新版の資料を取得するようお勧めします。

Tは、その半導体集積回路製品および関連するソフトウェアが、Tの標準保証条件に従い販売の際の現行の仕様書に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、Tが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する特定の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

半導体集積回路製品を使用する或る種の用途の中には、死亡、傷害、または財産もしくは環境に深刻な被害をもたらす危険の可能性を包含するものがあります。（以下、これらを「重大用途」といいます。）

Tの半導体集積回路製品は、生命維持の用途、装置、システム、その他の重大用途に使用できるように設計も、意図も、承認も、また保証もされておられません。

Tの製品を当該重大用途に組込むことは、お客様独自のリスクでなされることと解釈されます。T製品を当該用途に使用される場合は、事前にTの役員の書面による承諾を必要とします。危険な可能性を有する用途に関する質問は、Tの営業所を通じて、T迄お寄せ下さい。

お客様の用途にT製品を使用することに伴う危険を最小のものとするため、製品固有の危険性を最小にするための、適切な設計上および作動する上での安全対策は、お客様がとらなくてはなりません。

Tは製品の使用用途に関する支援、お客様の製品の設計、ソフトウェアの性能、または特許侵害もしくはサービスに対する責任を負うものではありません。またTは、その半導体集積回路製品もしくはサービスが使用されうる、もしくは使用されている組み合せ、機械装置、もしくは方法をカバーしている、またはそれ等に関連している特許権、著作権、回路配置利用権、その他の知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表示もしておりません。

Copyright © 2000 日本テキサス・インスツルメンツ株式会社

IN-9809

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊・劣化、または故障を起こすことがあります。

弊社半導体製品の お取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は 製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0~ 40、相対湿度：40~ 85%で保管・輸送及び取り扱いを行うこと。（但し、露結しないこと。）
- 直射日光が当たる状態で保管・輸送しないこと。

3. 防湿梱包

- 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

- 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。

5. 熱衝撃

- はんだ付け時は、最低限 260 以上の高温状態に、10 秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）

6. 汚染

- はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
- はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上